


Soluzione del compito di Fondamenti di Elettronica

13 febbraio 2013

parte digitale

1. lo schema é rappresentato in figura:



2. Il ritardo al 90% dell'invertitore é dato da:

$$\tau_{inv} = \frac{2C_L}{\beta'_n S_{inv} V_{DD}} F(V_T/V_{DD}) \quad (1)$$

dove $F=2.2$. Mentre il ritardo del (pull-down + M1) vale

$$\tau_{PD} = \frac{2C_{inv}}{\beta'_n (1/3) V_{DD}} F(V_T/V_{DD}) \quad (2)$$

perché abbiamo 3 nMOS a dimensionamento $S=1$ in serie. Essendo

$$C_{inv} = (1 + \alpha)(L_{min}^2 C_{ox} + 2L_{min} C_{GSO}) S_{inv} = (1 + \alpha) C_m S_{inv} \quad (3)$$

otteniamo

$$\tau_{tot} = \frac{2(1 + \alpha) C_m S_{inv}}{\beta'_n (1/3) V_{DD}} F(V_T/V_{DD}) + \frac{2C_L}{\beta'_n S_{inv} V_{DD}} F(V_T/V_{DD}) \quad (4)$$

Da $d\tau_{tot}/dS_n=0$ segue che

$$S_{inv} = \sqrt{\frac{C_L}{3C_m(1 + \alpha)}} = 2.6 \quad (5)$$

quindi il pMOS avrà $S=5.2$. Segue poi $C_{inv}=3.8\text{fF}$.

3. la scarica avviene sempre attraverso 3 transistori, il ritardo quindi lo si calcola con Eq.4 e vale 167ps.

4. la precarica avviene tramite il pMOS, che a W minimo, quindi:

$$\tau_{prec} = \frac{2C_{inv}}{\beta'_p V_{DD}} F(V_T/V_{DD}) + \frac{2C_L}{\beta'_n S_{inv} V_{DD}} F(V_T/V_{DD}) = 139\text{ps} \quad (6)$$

5. preleviamo energia dall'alimentazione solo in precarica se nella valutazione precedente c'è stata una carica; l'invertitore commuta solo se commuta la porta, quindi

$$P = f(C_L + C_{inv}) V_{DD}^2 P_0 \quad (7)$$

Essendo $P_0=1/2$, $P=34\mu W$.